Cyclone II FPGA スタータ開発キット概要(DE1ボード)を、
マニュアル1割、Web2割、勘3割、カットアンドトライ4割で動かしてみた。
正確さは期待しないように。
以下はその覚書。
とりあえず「私はこうやったら動いたよ」程度の文書。
(やったことと、その時の画面をペタペタ貼ってるだけのもの。)

※QuartusII,EDSのVerは10.0以降を使った方がいいかも。
本ドキュメントは途中までVer9.1で書いてあるが、私は
  "4-5-2.回路をROM(EPSC)に書く"
でつまずいた(使い方が悪かったのだろうが、解決に至らなかった)。
QuartusのVerを10.0に変えたら、
何の問題もなく"4-5-2.回路をROM(EPSC)に書く"が出来た。
Ver10.0とVer9.1ではUI部分はほとんど変わらないので、
本ドキュメントを読み進めるのに問題はないと思う。


0.Cyclone II FPGA スタータ開発キット概要(DE1ボード)
	
1.ツールインストール
	1-1.ツールインストール
	
2.論理回路設計
	2-1.Quartus起動・プロジェクト作成
	2-2.回路図を書く
	2-3.ピン割り当て-PinPlanner
	2-3-2.ピン割り当て2-Tclスクリプト
	2-4.回路コンパイル
	2-5.RAM(揮発性メモリ)にロード

4.Nios
	4-1.Nios概要
	4-2.最小構成
	 4-2-1.回路作成
	 4-2-2.ソフト作成
	
	4-3.入力ポート、出力ポート追加
	 4-3-1.回路作成
	 4-3-2.ソフト作成
	
	4-4.PLL・SDRAM・Uart追加
	 4-4-1.回路作成
	 4-4-2.ソフト作成
	
	4-5.EPSC・FlashROM追加
	 4-5-1.回路作成
	 4-5-2.回路をROM(EPSC)に書く
	 4-5-3.ソフトをROM(FlashROM)に書く
	
	4-6.タイマー割り込み追加
	 4-6-1.回路作成
	 4-6-2.ソフト作成
	
	4-7.SRAM追加
	 4-7-1.回路作成
	 4-7-2.ソフト作成
	
	4-8.自分で書いたモジュールを追加
	 4-8-1.回路作成
	 4-8-2.ソフト作成
	
	4-9.7Seg制御してみる
	
5.Nios
	5-1.4章の最終環境ダウンロード
	
6.トピック
	6-0.出荷状態への戻し方
	6-1.速度調査 構成によって17倍もスピードが違う結果に・・・
	6-2.変数ごと違うメモリに配置  ついでに関数の配置も書いている。
	6-3.volatileとデータキャッシュ
	6-4.DMA  II/eのSDRAM構成で同じ処理をソフトでするより70倍速い?
	6-5.マルチコア  Cpuを2つ入れてみる。